Procesadores Integrados. (04/05)
Programa asignatura
Bibliografía
Grupos de Prácticas
Practica 1
Martes 17h-19h
Aula O-9 . Ciencias
Practicas 2 ...
Tutorías
Enlaces
Ficheros
Documentos
Manual microcontrolador 8051
Manual microcontrolador 8051 (Univ. Huelva)
Resumen 8051
Manual Proteus (inglés)
Repertorio instrucciones Intel 80x86
Elementos basicos Comp. C 8051
Resumen Bus I2C
Transparencias curso
Actualizados para impresión
Familias de uControladores
Hojas de Características
AT80C51 Atmel
AT89C2051 Atmel
8051 (Philips)
24C32. EEPROM I2C
PCF8583. Real Time Clock
SAA1064. Control. Display 7-seg
DS1621. Sensor Temperatura
Info LCD
Programas
Acceso Restringido: Nombre de Usuario:
pi
Herramientas de desarrollo
Programa asignatura
Tema 1. Microcontroladores
1.1 Introducción a los microcontroladores
1.2 Clasificación de los microcontroladores
1.3 Herramientas de desarrollo de sistemas basados en microcontrolador
1.4 El microcontrolador 8051 de Intel
1.4.1 Arquitectura interna del procesador
1.4.2 Programación del 8051
1.4.3 Otros elementos internos implementados en microcontroladores de la familia 8051 de Intel
1.4.4 Fabricantes y sistemas basados en 8051
1.5 Microcontroladores PIC
1.6 Familias de microcontroladores de otros fabricantes
Tema 2. Diseños basados en microcontroladores
2.1 Proceso de diseño con microcontroladores
2.2 Criterios de selección de un microcontrolador
2.3 Buses en microcontroladores
2.3.1 Conexión de las buses externos de un microcontrolador
2.3.2 Ejemplo de buses: I2C y CAN
2.4 Entrada y salida
2.4.1 Señales de baja potencia
2.4.2 Control de teclados y pantallas
2.4.3 Control de elementos de potencia
2.5 Memoria externa.
2.5.1 Memorias utilizadas en diseños con microcontroladores
2.5.2 EEPROM
Tema 3. Arquitectura interna del procesador
3.1 Introducción
3.2 Clasificación de los microprocesadores
3.3 Mejora de las prestaciones en los microprocesadores
3.3.1 Paralelismo ILP y datos
3.3.2 Segmentación de cauce (Pipeline)
3.3.3 Eliminación de riesgos
3.4 Medida de prestaciones. SPECint/SPECfp. EEMBC
3.5 Procesadores superescalares
3.5.1 Ejecución fuera de orden
3.5.2 Renombrado de registros
3.5.3 Predicción de saltos
3.5.4 Ejecución con predicados
3.5.5 Ejemplos de microarquitectura P6 y Netburst de Intel en IA-32
3.6 Soporte del procesador al sistema operativo
3.6.1 Protección de la memoria. Segmentación
3.6.2 Niveles de privilegio
3.6.3 Control de tareas
3.6.4 Excepciones e interrupciones
3.7 Procesadores VLIW
3.7.1 Arquitectura EPIC de IA-64
3.8 Extensiones multimedia
3.8.1 SSE, SSE,3DNow!
3.9 Procesadores multihebra
3.9.1 Ejemplo: Pentium 4 HT (HyperThreading)
3.10 Arquitecturas de 64 bits
3.10.1 Extensión de la arquitectura IA-32 a 64 bits: AMD Opteron
3.10.2 Arquitectura IA-64
3.10.3 Alpha
3.11 Características físicas de los procesadores
3.11.1 Tecnologías, integración, velocidades
3.11.2 Consumos y disipación de potencia
3.12 Procesadores empotrados (embedded procesors)
3.12.1 DigitalDNA de Motorola
3.13 Visión global de procesadores comerciales
Tema 4. Buses
4.1 Bus externo del procesador
4.1.1 Conexión FSB. Ancho de banda del bus. Temporización
4.1.2 Jerarquía de buses
4.1.3 Detección y corrección de errores
4.2 Chipsets
4.2.1 Modelos de implementación
4.3 Bus AGP
4.3.1 Características y funcionamiento del bus AGP
4.4 Bus PCI, PCI-X y PCI Express
4.4.1 Características y funcionamiento de los diversos buses PCI
4.4.2 Puentes (Bridges)
4.4.3 Conexión en caliente (hot-plug PCI)
4.5 Otros modelos de buses
4.5.1 Buses en arquitecturas de ordenadores de altas prestaciones: Sun y Silicon Graphics
4.5.2 Buses en arquitecturas orientadas a multimedia: PlayStation2 y XBOX
Tema 5. Acceso a memoria. Jerarquía de memoria
5.1 Jerarquía de memoria
5.1.1 Distintos tipos de acceso memoria
5.2. Mecanismos de acceso a memoria
5.2.1 Funcionamiento de la unidad de gestión de memoria (MMU)
5.2.2 Segmentación y protección de la memoria
5.3. Memoria virtual
5.3.1 Concepto y utilidad
5.4. Memoria principal
5.4.1 Acceso del procesador a la memoria externa
5.4.2 Mejora del rendimiento: incrementar el ancho de memoria, entrelazado de memoria, bancos de memoria independientes, acceso a DRAM en modo burst, etc.
5.4.3 Diversas tecnologías para la implementación de la memoria principal, memoria DDR y RAMBUS
5.5. Memorias caché
5.5.1 Principios básicos: estructura general, funciones de correspondencia y algoritmos de reemplazo
5.5.2 Mejoras del rendimiento: reducción de fallos, reducción de la penalización por fallo y reducción del tiempo de acceso
Tema 6. Sistema de Entrada/Salida
6.1 Acceso del procesador a los elementos de entrada y salida
6.2 Interrupciones
6.3 Transferencia de datos entre periféricos y memoria
6.3.1 Acceso directo a memoria. DMA
6.3.2 Bus Master
6.4 Buses de conexión para periféricos
6.4.1 SCSI, USB, IEEE-1394 (Firewire), ATA, Serial ATA.
6.5 Medios avanzados de comunicación: HyperTransport, Rapid I/O, Fibre Channel, Infiniband
Tema 7. Procesadores de Señales Digitales
7.1 Introducción. Aplicaciones
7.2 Tratamiento de señales
7.2.1 Filtros FIR. MAC
7.2.1 Operaciones punto fijo y punto flotante
7.3 Arquitectura de un DSP
7.3.1 Acceso a memoria y entrada/salida.
7.3.2 Direccionamientos especializados
7.3.3 Predicción de tiempos de ejecución
7.4 Arquitecturas de diversos DSPs.
7.4.1 Proximidad entre procesadores y DSPs
7.4.2 Benchmark
7.5 Familias de procesadores de señal digital
7.5.1 DSP básico: TMS320C2x
7.5.2 DSP altas prestaciones TMS320C6x
7.5.3 Trimedia (Philips)
7.6 Programación de DSPs
7.6.1 Implementación de algoritmos en el C2x
7.7 Diseño con DSPs
Grupos de prácticas
Martes 11h-13h
Martes 16h-18h
Tutorías
Lunes, 9h-11h. y Jueves 10h-11h Facultad de Ciencias. 3ª Planta.
Miércoles, 9h-12h. E.T.S.I. Informática.2ª Planta. Despacho 29.
Enlaces
http://www.8052.com/
Web Ring 8051